Cadence仿真教程，圖文并茂輕松掌握(二)
2014/11/06
Levi
0
15212 分享到
近期更新
2014/11/06Levi015212 技術(shù)中心
2014/11/06Levi015212
2014/11/06Levi015212近期更新
掃描二維碼咨詢客戶經(jīng)理
關(guān)注華秋電路官方微信
實時查看最新訂單進度
聯(lián)系我們：
工作時間：
第七章 用探針(Probe)指定仿真信號線
1) 建立仿真信號線網(wǎng)表
在SpecctraQuest 里的Logic 下拉菜單里，選擇create list of nets,出現(xiàn)“CreatList of Net”窗口(圖7.1)。在窗口上邊的Net List Name 欄中填入自己起的網(wǎng)絡(luò)名稱，在“Net Filter”欄輸入“* ”;在“Available nets”列表欄中選中需要仿真的網(wǎng)絡(luò)并將其添加到右邊“Selected Nets”欄里。然后將生成的網(wǎng)表文件進行保存。
圖7.1 建立仿真網(wǎng)絡(luò)
2) 選擇仿真網(wǎng)絡(luò)
選中Analyz\SI/EMI Sim\Probe 命令，在彈出的signal analysis 窗口的net 一欄，敲入*,或者通過list of nets，將網(wǎng)表文件調(diào)入。這樣所有的net 都出現(xiàn)在最左邊的框里，可以選擇任何一個信號線進行模擬。(圖7.2)
圖7.2 選擇仿真網(wǎng)絡(luò)
第八章 生成仿真結(jié)果報告、設(shè)定報告包括的參數(shù)
選中要進行模擬的信號線之后，點擊圖7.2 下方Reports 功能鍵，在彈出analysis report generator窗口里進行不同的參數(shù)條件設(shè)置，如SSN, Reflection、CrossTalk 等等，參數(shù)設(shè)置完成之后，點擊create report 就可以分別生成對反射，串擾，地彈等等的仿真結(jié)果報告。
第九章 提取電路拓撲結(jié)構(gòu)(建立)
1) 通過在Aleegro 和SpecctraQuest 界面提取電路拓撲結(jié)構(gòu)
點擊圖7.2 中View Toplogy，假設(shè)沒有任何設(shè)置錯誤，將直接進入拓撲界面。但一般會出現(xiàn)提示框(很難嚴格設(shè)置提取拓撲的每一個參數(shù))，告知不能進行提取，要你選擇是否進入修訂程序“Yes”，如果選擇“No”程序?qū)⒑雎砸恍╁e誤直接進入拓撲界面(SigXploer 圖8.1)。如果選擇“Yes”，則依次進入下面的修正程序：
進入Database Setup Advisor 進行 “Cross-Setion 疊層”修正
進入Database Setup Advisor 進行 “Identify DC Nets 電源”修正
進入Database Setup Advisor 進行“Device Setup 器件”修正
進入Database Setup Advisor 進行“SI Model Asingment 模型定義”修正
進入Database Setup Advisor 進行“Si Audit 審核”程序
按下“Finish”完成全部校驗過程。
圖8.1 SigXplore 中的拓撲結(jié)構(gòu)(左邊是驅(qū)動、中間是傳輸線、右邊是接收)
1.1 圖8.1 窗口對應(yīng)的功能“標簽”(底部)
圖8.1 拓撲結(jié)構(gòu)窗口中參數(shù)選項
1.1.1 Parameters 參數(shù)選項
在這個理表里可以進行參數(shù)的修改，每當選中一個欲修改的項目，在該項目欄右邊會出現(xiàn)“ ”標記，點擊它時將出現(xiàn)對應(yīng)的編輯窗口。例如：修改電介質(zhì)常數(shù)(藍色箭頭所指)，首先選中此此項，再點擊該項被選中出現(xiàn)的“ ”按鈕，出現(xiàn)兩個與該參數(shù)相關(guān)的窗口：“Set Parameter d1Constant”(圖8.2)在Value 窗口直接輸入修改數(shù)值。另一個是與介電常數(shù)密切相關(guān)的傳輸線結(jié)構(gòu)。
圖8.2 修正介電常數(shù)
圖8.3 與介電常數(shù)相關(guān)的傳輸線特性設(shè)置窗口
1.1.2 Meeasurements 選項
選項可以選擇Reflection、Crosstalk 和EMI 分別進行仿真，其中Custom 是用作IC 晶圓(Die)的仿真的。在Results 里可以看到數(shù)據(jù)結(jié)果列表。
2) 直接在SigXploer 中建立拓撲結(jié)構(gòu)
1.2.1 加載庫
在SigXploer 的Analyze 的Liberary 中加載庫文件(類似圖2.3)
1.2.2 構(gòu)造拓撲圖
1.2.2.1 放置傳輸線
在Edit 菜單選擇Add Part(或者工具按鈕)打開Model Browser 窗口來選擇準備假如拓撲圖的結(jié)構(gòu)體。比如在圖8.5 中選擇的是傳輸類型，則所有傳輸線的模型列表出現(xiàn)，如果選擇MicroStrip_1 模型，此時在Sigxplore 的主窗口，就有MicroStrip_1 圖形在隨光標移動，選定位置點擊放置(圖8.4)。
圖8.4 在Sigxploer 中添加結(jié)構(gòu)體
1.2.2.2 放置器件(驅(qū)動和接收)
在圖8.5 的Model Type Filter 里選擇IbisDevice 類模型，(此例在庫加載過程中只加了一個IBIS模型)，所以出現(xiàn)的Browser 窗口里只有一個庫(圖8.6)。
圖8.5 設(shè)置拓撲結(jié)構(gòu)體類型
圖8.6 IBIS 器件結(jié)構(gòu)體設(shè)置
雙擊“PowerPC_8245_35……”項出現(xiàn)圖8.7 的8245 器件管腳列表，在此表中選擇需仿真的管腳，同放置傳輸線的方法一樣，放置結(jié)構(gòu)體(注意：必須至少有驅(qū)動、傳輸線、接收三部分)。
圖8.7 設(shè)置有源器件8245 的C1 管腳未驅(qū)動結(jié)構(gòu)體
1.2.2.3 仿真無源器件(電阻等)
圖8.9 選擇“GenericElement”設(shè)置其它無源器件
用同樣的方法將電阻等無源器件加入到結(jié)構(gòu)中。
1.2.2.4 連接結(jié)構(gòu)體
用鼠標在結(jié)構(gòu)體的端點(焊盤處)，拖曳進行畫線，完成仿真拓撲圖。(圖8.10)
圖8.10 最后完成的拓撲結(jié)構(gòu)圖
1.2.2.5 設(shè)置驅(qū)動源波形
點擊結(jié)構(gòu)體中驅(qū)動結(jié)構(gòu)模塊(點擊模塊上方標注文字，紅色箭頭處)，出現(xiàn)激勵設(shè)置窗口，在這里進行驅(qū)動波形的設(shè)置。
第十章 仿真以及更改不同的電路條件重復(fù)仿真
點擊圖8.10 箭頭之處可進入相應(yīng)的參數(shù)編輯窗口(紅色箭頭是設(shè)置驅(qū)動波形的地方)，通過修改結(jié)構(gòu)體參數(shù)，可進行重復(fù)仿真、分析。
運行Analyze 中Simulate 進行仿真(或者使用圖標)結(jié)果如下圖：
圖10.1 仿真結(jié)果圖形
第十一章 仿真結(jié)果分析
圖11.1 仿真結(jié)果顯示
仿真結(jié)果在圖8.10 下面的信息窗口顯示出來如上圖
SIM ID(模擬的次數(shù)) diver(驅(qū)動端)
receiver(接收端) cycle(仿真的周期)
FTS MODE(仿真模式) monotonic(單調(diào)性)
Noise Margin(噪聲裕量) overshoothigh(上過沖)
overshootlow(下過沖) PropDelay(傳輸延遲，驅(qū)動端到接收端)
switch delay(開關(guān)延遲) settle delay(建立時間)
可以對照信號波形圖一起進行分析，一般要求噪聲裕量足夠大，上沖和下沖不要超過規(guī)定電壓，沒有明顯的振鈴現(xiàn)象，波形沒有嚴重失真等等，但對于不同的電路，有時對于傳輸延遲時間的長短，或者上升時間的快慢有特別的要求，這也是具體進行仿真分析時要注意的地方。
第十二章 電氣約束規(guī)則的定義
經(jīng)過仿真，基本可以找出最佳的阻抗匹配及布線長度的要求。此時，我們可以產(chǎn)生電氣規(guī)則，以約束下一步的布局布線。其大致的操作是：在Sigxplore 的set 下拉菜單下選擇constraints。然后即可根據(jù)需要定義各項規(guī)則，并可在Existing Rules 窗口里確認規(guī)則是否成功加入。 規(guī)則定義完成之后，需點擊update SQ
快捷鍵將規(guī)則反饋到SpecctrQuest。
********************************************************************
更多內(nèi)容：Cadence仿真教程，圖文并茂輕松掌握(一)
下一篇：Cadence仿真教程，圖文并茂輕松掌握(二)